IT之家 5 月 26 日音书，在昨天的 2026 国外电路与系统酌量会上，华为公司董事、半导体业务部总裁何庭波在主旨演讲中初次提倡半导体全新演进旅途 ——“韬（τ）定律”。

图源：华为麒麟官方公众号 | ISCAS 2026 现场

基于该定律，华为 6 年来已得胜假想并量产 381 款芯片。预计到 2031 年，基于该定律的高端芯片晶体管密度目的，将达到 1.4 纳米芯片制程（预料芯片晶体管精密度的目的）的同等水平。

IT之家小心到，科技日报当天发文，相关大家注目解答了何为韬定律、这一定律关于半导体产业意味着什么等问题。

韬定律的打破点在哪？

半个多世纪以来，大家半导体产业恒久遵从摩尔定律这一中枢规章。

1965 年，英特尔结伴首创东说念主戈登 · 摩尔提倡，芯片上的晶体管数目轻便每两年翻一倍。其本色在于通过不停削弱晶体管尺寸，在雷同面积内集成更多晶体管，从而鼓吹性能升迁与资本下跌。

昔时几十年间，芯片制程从 90 纳米、28 纳米统统演进到 3 纳米致使 2 纳米，半导体产业基本沿着“几何缩微”的旅途握续发展。但跟着先进制程不停贴近物理极限，这统统径正靠近多重挑战：一方面，晶体管尺寸贴近物理极限；另一方面，先进制程的资本、功耗与工艺复杂度快速高潮，性能升迁的边缘收益渐渐放缓，摩尔定律出现“见顶”之忧。

为此，韬定律将良善重心从“尺寸”转向“时辰”。

在物理学和电子学中，时辰常数 τ 频繁用于形色电路中的时辰蔓延与电阻、电容特质。围绕评述时延、优化数据流、升迁互连成果等标的，相关扣问已积攒多年。

何庭波合计，改日芯片性能的升迁，将不再仅依赖于更先进的制程，还不错通过评述系统中的时辰资本 —— 包括信号传播、内存侦探、互连与同步蔓延等，达成性能、能效与晶体管密度的握续升迁。

因此，从本色上看，韬定律以 τ 这一跨层级性能目的为中枢，通过在器件、电路、芯片、系统全栈握续压缩息争的“时辰资本”，达成举座性能跃迁。

“该定律中枢打破，是重构了半导体行业沿用 50 余年的摩尔定律演进范式。”上海交通大学集成电路学院教育周健军告诉记者，“期间发展不再局限于削弱器件几何尺寸以升迁晶体管密度，转而以时辰常数 τ 为中枢物理锚点，开展全维度协同优化。”

韬定律对半导体产业有何影响？

围绕韬定律，华为提倡“τ 缩微”（时辰缩微）想法，即在器件、电路、芯片和系统各层级，均界说一个特征时辰常数，开云(中国)一站式服务官方网站并以其缩减行动息争优化方针。

同期，“逻辑折叠”行动一种假想要津论被提倡。该要津通过将数字、模拟与存储电路在垂直标的进行有源层堆叠，在三维空间内重构电路布局，以裁汰重要旅途、评述互连蔓延，并在性能、功耗与面积之间达成协同优化。

何庭波在发表于中国科学院科技论文预发布平台的论文中指出：“τ 缩微以时辰自己而非晶体管面积行动预料特出的重要目的”。论文提倡，改日 10 年，电子系统的演进应由时辰缩微来指引，而非几何缩微。

而基于这一框架，半导体产业的演进将从晶体监工艺转向器件、架构、软件、系统全栈协同，从“芯片能作念多小”转向“贪图能有多快、系统反应能有多实时”。

韬定律将如安在工程实践中不绝落地？

何庭波先容，韬定律已构建齐集器件、电路、芯片到系统层面的多层级协同优化体系。举例，在电路层面，通过逻辑折叠期间打破传统平面布局的物理范畴，裁汰重要旅途的走线长度并灵验评述信号传播的电阻和电容负载，达成晶体管密度和电路性能的大幅升迁；在芯片层面，通过全栈软硬芯协同假想，基于施行责任负载达成辅导流和数据流的细粒度甩掉，提高系统级成果，评述端到端扩充时辰。

“将于秋季面世的‘麒麟芯片 2026’是逻辑折叠期间的初次得胜实施，它基于全新的解放逻辑假想理念，由单层扩张至双层，并达成晶体管密度等目的的大幅升迁。”何庭波暴露，诸如斯类的大批转变，会郑重落地到 2027 年及之后的量产芯片中。

瞻望改日，她预计，到 2031 年，基于韬定律的高端芯片晶体管密度将达到 1.4 纳米制程的同等水平。

在周健军看来，韬定律开辟出半导体产业全新演进旅途，既重塑行业基础发展准则，也灵验延续摩尔定律期间红利。

“这一表面对大家半导体期间迭代具备引颈价值，同期为国内产业链提供全新发展指引：芯片制造不消过度依赖顶端光刻斥地，先进封装的政策地位握续抬升；依托电路转变、架构纠正与系统级优化，也可弥补工艺制程上的差距，打造高性能的芯片居品。”周健军说。

不外，行动一种新提倡的要津论，其在不同场景的适用性，以及与假想用具、产业生态的适配等，还需改日握续考证和优化。